vhd文件例化后编译问题

肖雨3154

我是小白，向各位前辈请教一个问题。假设有两个vhd文件，分别为a和b，我想用b.vhd中的一个module，我在a.vhd中将这个module例化。在仿真过程中编写do文件时，是否可以只编译a.vhd,不编译b.vhd，还是两个文件均要编译。