BANDGAP的PSRR在5V电源电压下比3.3V下要小很多，初步判断是运放增益下降了

CCL1002330767 · 发表于 2021-8-18 16:10:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

做了一个BANDGAP，电源电压的要求是3-5.5V，低频下的PSRR在5.5V变的很低，初步研究发现是运放增益下降，运放是PMOS输入的折叠式共源共栅，因为5V下，NMOS的共栅管VDS很大，而其B接地，导致SUB漏电，以至于增益下降，本来可以使用DNW管将NMOS的BS相连，但成本就高了，有没有哪位大神知道还有什么方法，请不吝赐教。

CCL1002330767 · 发表于 2021-8-18 19:00:23

顶顶顶

xuwenwei · 发表于 2021-8-20 15:07:11

中间叠个管子降低 Vds 试试

CCL1002330767 · 发表于 2021-8-30 10:35:08

xuwenwei 发表于 2021-8-20 15:07
中间叠个管子降低 Vds 试试

感觉没什么用，降低个二三百对于5V的电源来说杯水车薪

xuwenwei · 发表于 2021-8-30 14:08:54

CCL1002330767 发表于 2021-8-30 10:35
感觉没什么用，降低个二三百对于5V的电源来说杯水车薪

叠个 diode接法的管子不会是几百mV的

[讨论] BANDGAP的PSRR在5V电源电压下比3.3V下要小很多，初步判断是运放增益下降了

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2