设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard for Verilog Hardware Description Langu ...
返回列表 发新帖
查看: 1504|回复: 5

[资料] IEEE Standard for Verilog Hardware Description Language

[复制链接]
jevonhjw
发表于 2021-4-29 20:04:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
IEEE Standard for Verilog Hardware Description Language

IEEE Standard for Verilog Hardware Description Language.pdf

6.09 MB, 下载次数: 29 , 下载积分: 资产 -3 信元, 下载支出 3 信元
回复

举报

dcircuit
发表于 2021-4-29 20:20:03 | 显示全部楼层
kanakn
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

mildseven0228
发表于 2021-5-1 21:46:21 | 显示全部楼层
thx!!!
回复 支持 反对

举报

zstj
发表于 2021-5-2 09:50:17 | 显示全部楼层

very nice, thank you
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

chinest2010
发表于 2021-5-3 23:42:58 | 显示全部楼层
感谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wpz123
发表于 2021-6-26 09:59:52 | 显示全部楼层
thank a lot!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 20:51 , Processed in 0.019333 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表