在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10255|回复: 8

[求助] BCD工艺器件最外面围的一层psub环是起到什么作用

[复制链接]
发表于 2020-11-30 16:21:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
BCD工艺器件最外面围的一层psub环是起到什么作用?我参考电路给的信息,最外围的psub环上是没有电位的,好像是同高电位的HVBN环一起出现的,而且这里的psub环又和我们之前做cmos工艺的衬底有所区别,实际我们优化连接的时候多个器件之间用自身的衬底环来隔开,最后多个器件再整体放在HVBN和PSUB隔离环里面来?比如下面截取的部分电路中红色标记的两组5V的n管,D端和G端都是接的VDD,然后B端分别接的各自的S端,这样实际我在摆放layout的时候是不是就可以两组管子合并起来连接,只不过这两组不同的管子用各自的衬底环隔开,最后总体放在HVBN和psub隔离环的中间?

image.jpg
发表于 2020-11-30 21:38:19 | 显示全部楼层
这个应该要求你深N井边需要围一个Ptap 可以防止latchup 隔离,而且正常来说psbu就是地,是整个芯片公共的衬底
发表于 2020-12-8 13:07:02 | 显示全部楼层
对于 PMOS 可以做到在阱里做阱,
对于 NMOS 自然也可以在P_sub上 再 单独分出一块gnd 以示区分 GND
发表于 2020-12-15 22:04:49 | 显示全部楼层
盲猜是DNW里面防止punch through的PW ring
发表于 2022-6-20 15:39:04 | 显示全部楼层
遇见这样的设计,通常还是放在不同的PSUB里面,减少latchup风险
发表于 2023-2-3 12:19:55 | 显示全部楼层
Thanks
发表于 2023-5-10 15:55:57 | 显示全部楼层
thanks
发表于 2023-9-21 10:39:25 | 显示全部楼层
psub和hvbn一起出现的吧,用于隔离衬底。然后PWH可以设定模块的衬底电位
发表于 2023-11-27 22:41:13 | 显示全部楼层
N+ is an isolation. P+ is pickup to prevent latch-up.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 16:37 , Processed in 0.020611 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表