用cadence画好版图进行lvs验证出现问题

风吹落叶 · 发表于 2020-9-22 21:41:03

您需要登录才可以下载或查看，没有账号？注册

x

求大神指导，出现这个提示的原因是什么？

843071455 · 发表于 2020-9-23 09:08:58

可能是没有指定电源和地吧，有的文件要求有电源和地才能进行比对，你可以试一试把电源和地的pin脚定义成文件中的名字，或者把你现在的电源和地的名字加入文件中去。

风吹落叶 · 发表于 2020-9-23 11:03:29

843071455 发表于 2020-9-23 09:08
可能是没有指定电源和地吧，有的文件要求有电源和地才能进行比对，你可以试一试把电源和地的pin脚定义成文 ...

电源和地都特地指定过了

LXS13225665126 · 发表于 2020-9-23 11:13:10

本帖最后由 LXS13225665126 于 2020-9-23 11:16 编辑

你是不是没打电源或者地的lable或者pin啊

叶落 · 发表于 2020-9-23 11:48:50

843071455 · 发表于 2020-9-23 12:08:12

风吹落叶发表于 2020-9-23 11:03
电源和地都特地指定过了

那就看看是不是有layout cell丢失了，有没有调用别的库的东西，然后把别的库删除了，或者看看电源和地有没有短路！

IC大海Layout · 发表于 2020-9-23 22:28:39

先刷新一下数据库，保存电路，然后检查电路或版图中因为库缺失或路径修改，导致器件/模块丢失。

jsding · 发表于 2020-9-25 16:51:48

这个错误一般都是电源和地线无法比对引起的

[求助] 用cadence画好版图进行lvs验证出现问题