在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2113|回复: 1

[求助] ADC测试的输入balun问题

[复制链接]
发表于 2020-9-3 22:03:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ADC的测试板输入和时钟一般会通过balun引入,时钟一个balun就够了,因为不关心幅度失真,而输入会经过两个balun,我看过一些资料是说两个balun头碰头互相抵消balun自身非线性,不知道这种说法对不对。如果对的话那么现在问题来了,下图的这种接法是否有问题,输入信号从左侧经过B11,B12两个balun转为差分信号提供给芯片。请问B12是否应该s与B11的s对上,sdot和B11的sdot对上,才能抵消非线性。这次测试发现很大的二次谐波失真,失真随着频率升高而升高。求助各位大牛,谢谢了!
WeChat Image_20200903215508.png
发表于 2020-9-4 21:38:59 | 显示全部楼层
跟帖,可否上传提到关于“两个balun头碰头互相抵消balun自身非线性”的资料供参考?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-22 02:45 , Processed in 0.015755 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表