设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Digital VLSI Design with Verilog_ A Textbook from Si ...
123
返回列表 发新帖
楼主: maosheng

[资料] Digital VLSI Design with Verilog_ A Textbook from Silicon Valley Technical Institute

[复制链接]
aktwhh
发表于 2022-4-18 12:56:25 | 显示全部楼层
感谢分享！！！！！！！！！！！
回复 支持 反对

举报

gregoryw
发表于 2022-5-22 14:41:49 | 显示全部楼层
thanks for sharing.........
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Ralphjh
发表于 2022-5-23 16:21:56 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

ni2121
发表于 2022-8-16 17:06:50 | 显示全部楼层
谢谢分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jake10000
发表于 2022-12-31 03:14:18 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zlhrsy
发表于 2023-1-7 11:53:18 | 显示全部楼层
very good
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lyt8650
发表于 2023-3-3 22:55:06 | 显示全部楼层
thansk'
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 12:52 , Processed in 0.017603 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表