设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › UVM寄存器模型的后门访问路径设置

12 / 2 页

发新帖

楼主: chip_z

[解决] UVM寄存器模型的后门访问路径设置

发表于 2024-12-2 15:32:47 | 显示全部楼层

chip_z 发表于 2020-8-24 21:56
将reg_block.add_hdl_path("path")改为reg_clock.set_hdl_path_root("path")就好了。
也不知道为啥用add_ ...

因为 add_hdl_path是在lock_model()前生效的，你要用add_hdl_path的话，

就要在builde_phase 中lock_model() 之前使用，否则后面只能通过set_hdl_path_root改变

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-18 17:53 , Processed in 0.012527 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表