在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3241|回复: 4

[求助] 请教带隙基准环路增益仿真

[复制链接]
发表于 2020-5-22 18:45:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问我这个电路为什么在STB仿真时显示是正反馈呢?是电路的问题还是iprobe接错了呢,谢谢各位啦!!
6`4DLV4AKPL}70I(X[8$U8W.png
[{00OVUTYZIZ18S(6Q)AK)I.png
 楼主| 发表于 2020-5-22 21:46:02 | 显示全部楼层
顶一下~
 楼主| 发表于 2020-5-23 09:40:12 | 显示全部楼层
顶顶顶!
发表于 2020-5-23 16:10:22 | 显示全部楼层
iprobe的位置问题,可参考http://bbs.eetop.cn/thread-340607-1-1.html
发表于 2020-5-23 21:20:51 | 显示全部楼层
首先呢不知道你为什么采用这种结构,这种结构的好处是什么呢?为什么不用常规的bandgap结构?单从分析上来看这个结构是可以产生bandgap电压的,你断环的位置应该也是对的,但是由于电路中有两个高阻点,这两处产生的两个极点都很低导致你的环路不稳定,其中一个极点在你断环的位置,另外一个极点在你标VREF的位置(这是因为最右边支路虽然是个source follower但是电流很低导致等效输出阻抗很大),你可以试着在iprobe的左边加一个到地的电容试一试。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 01:39 , Processed in 0.017370 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表