在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1757|回复: 1

[求助] 关于ADC加入噪声仿真低频分量提升的问题

[复制链接]
发表于 2020-5-12 16:49:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 nm2012 于 2020-5-12 16:50 编辑

WeChat Image_1.png WeChat Image_2.png
左边一张图是不加入噪声仿真结果,右边图是加入噪声的仿真结果,可以看出低频分量明显提升了,请问各位有经验的大牛,这个现象可能是由什么原因导致的
目前电路里除了ADC core以外,输入buffer,真实时钟全部引入了,按照我的理解,加入噪声应该只是把噪底提高,不应该会引发低频分量提升的问题。我仔细看了下,所有电路的偏置都建立了起来。求助,thx
发表于 2020-5-12 20:18:42 | 显示全部楼层
你加入噪声是怎么加入的,是transient noise?那自然会加入1/f噪声提高低频
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 01:38 , Processed in 0.013750 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表