在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1240|回复: 0

[求助] 关于PR CTS后sta 分析对 clock 的约束

[复制链接]
发表于 2019-11-27 13:44:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教下:
PR CTS后做STA,对clock的约束中,增加了set_propagated_clock , 对clock 的pin要还做set_drive/set_clock_transition的约束吗?
我的理解是命令set_propagated_clock是可以让tool真实去计算clock tree path上的delay,但是clock从 input pin进来到第一个buf, 这第一个buf的delay总是需要进来的clock pin相关的attribute(drive 或者transition)才能知道,也就是还是需要对clock input pin设set_drive/set_clock_transition,如果不设,是不是用的默认0,哪种处理更为合理?常规做法究竟是怎样呢?


create_clock -period 100 -waveform {0 50} [get_ports clk_in]

***

set_propagated_clock [all_clocks]

***


计算cell delay:


                               
登录/注册后可看大图

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-22 15:39 , Processed in 0.015835 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表