在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3859|回复: 4

[求助] 关于后端的一些文件类型的疑问

[复制链接]
发表于 2019-10-27 16:51:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
tu1.png
这是厂家的标准的IO口的库,然后我用cadence把gds文件导入,生成了版图文件,然后把Verilog文件导入生成了symbol文件,然后我想问一下CDL文件,LEF文件和milkyway文件是做什么用的,他们需要导入吗
发表于 2019-10-27 16:54:40 | 显示全部楼层
可以发出来 我告诉你
发表于 2019-10-28 09:26:49 | 显示全部楼层
一般fab提供的IO库包含了这个IO的电路和版图。

给analog用的(cadence icfb&virtuoso):
电路(网表):cdl    版图:gds

给数字PR用的(分给synopsys和cadence用的)
给synopsys用的:
电路(网表):verilog  版图:milkyway

给cadence用的:
电路(网表):verilog  版图:LEF

其中:cdl是可读的文本网表,符合spice标准,可以直接加入到你的模拟电路里跟gds做lvs验证;
verilog是标准语言,cadence和synopsys都识别的。相当于cadence和synopsys的PR用的电路网表;
gds相当于给icfb&virtuoso的版图,不可读;
milkyway相当于给synopsys的版图,不可读;
LEF相当于给cadence做PR的版图,文本格式,可读,实际上你按照LEF的文本能把这个pad画出来。

 楼主| 发表于 2019-10-28 11:02:31 | 显示全部楼层


tuohong 发表于 2019-10-28 09:26
一般fab提供的IO库包含了这个IO的电路和版图。

给analog用的(cadence icfb&virtuoso):


谢谢,回答的很详细
 楼主| 发表于 2019-10-28 11:06:29 | 显示全部楼层


tuohong 发表于 2019-10-28 09:26
一般fab提供的IO库包含了这个IO的电路和版图。

给analog用的(cadence icfb&virtuoso):


tutu.png
还想请问一下我在导入CDL的时候,遇到了问题,不知道您知不知道
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 08:38 , Processed in 0.017522 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表