设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › ESD/EOS和latchup(芯片级) › ESD/EOS讨论区 › capless ldo输出端esd保护
12
返回列表 发新帖
楼主: hhlunar

[讨论] capless ldo输出端esd保护

[复制链接]
fly2159
发表于 2020-5-16 11:07:31 | 显示全部楼层
芯片级ESD主要考虑外接端口，若Capless LDO未外接，那么只需要在电源域上保持泄放通路。LDO输出的电源域I/O要注意跨电源域的通路。
回复 支持 反对

举报

Yury_Sun
发表于 2024-10-24 17:06:01 | 显示全部楼层
smic给的PERC里是建议在LDO到core circuit之间加上一个到地的一个GGNMOS
EETOP创芯人才网职位发布入口
回复 支持 1 反对 0

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 14:57 , Processed in 0.015194 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表