AD9361接收端数据速率较高，接收数据接口不稳定

会飞的小鸟 · 发表于 2019-8-17 15:38:34

您需要登录才可以下载或查看，没有账号？注册

x

接收数据接口不稳定，由于FPGA内部的BUFG资源不够用了，故无法使用Idelay进行接收数据接口的delay调节，使用AD9361内部的0x006寄存器调节delay，但是发现每次上下电之后0x006寄存器调节的delay值不一样

manongyu · 发表于 2019-8-23 12:32:43

我感觉对于AD9361,如果使用内部寄存器调节，你应该将所有的值尝试一下，在所有可行的值中选择一个裕度较大的点，以适应环境等因素的变化，个人见解。

会飞的小鸟 · 发表于 2020-1-1 20:57:38

但是怎么能保证这个值每次上下电都是同一个值呢？绝大多数上下电是同一个值，偶尔这个值会变，如果把偶尔这个值写道初始化脚本里面，再次上电可能就用不了了，采集的数据就彻底错了

sensorsky · 发表于 2020-9-6 17:16:02

建议检查一下数据通路的阻抗是否匹配，高速数据接口传输不稳定很多时候时候是由于阻抗不匹配造成的。

[讨论] AD9361接收端数据速率较高，接收数据接口不稳定