关于verilog_a建模opamp的问题

y_potato

楼主在学习verlog_a，在看如下opamp的示例代码时，有些疑惑
想请问各位大佬，两个问题

1、代码里定义的节点cout_n、cout_p是什么意思呢，具体的物理含义是指什么呢？
2、在代码的GM_stage部分，如下两句
   I(cout_n,vref)<+ V(cout_n,vref)/100e6;
   I(cout_p,vref)<+ V(cout_p,vref)/100e6;
其中的100e6指的是什么呢，不太清楚这两句话的含义

谢谢各位大佬！

附代码：
`include "discipline.h"
`include "constants.h"
module diff_opamp(vout_p,vout_n,vref,vin_p,vin_n,vsupply_p,vsupply_n);
input vref,vsupply_p,vsupply_n;
inout vout_p,vout_n,vin_p,vin_n;
parameter  freq_unitygain=1e6;
parameter  gain=1000;
parameter  r_in=10e6;
parameter  i_bias=0;
parameter  r_out=100;
parameter real  iin_max=100e-6;
parameter real  slew_rate=20e6;
parameter  vin_offset=0;
parameter  vsoft=0.5;
real  gm_nom;
real  vmax_in;
real  vin_al,c1,r1;
electrical vout_p,vout_n,vref,vin_p,vin_n,vsupply_n,vsupply_p;
electrical cout_n,cout_p;

analog begin
     @(initial_step or initial_step("dc"))begin
      c1=iin_max/slew_rate;
      gm_nom=2*3.14*freq_unitygain*c1;
      r1=gain/gm_nom;
      vmax_in=iin_max/gm_nom;
      end
   //
   //input stage
   //
  V(vref)<+ V(vsupply_n)+0.5*V(vsupply_p,vsupply_n);
    vin_al=V(vin_p,vin_n)/2+vin_offset;
    I(vref,vin_n)<+i_bias;
    I(vref,vin_p)<+i_bias;
    I(vin_p,vin_n)<+V(vin_p,vin_n)/r_in+vin_offset/r_in;
   //
   //GM stage with slew rating
   //
   I(cout_n,vref)<+ V(cout_n,vref)/100e6;
   I(cout_p,vref)<+ V(cout_p,vref)/100e6;
  if(vin_al>vmax_in)begin
     I(vref,cout_p)<+ iin_max;
     I(vref,cout_n)<+ -iin_max;
        end
     else if(vin_al<-vmax_in)begin
       I(vref,cout_p)<+ -iin_max;
       I(vref,cout_n)<+  iin_max;
         end
      else begin
          I(vref,cout_p)<+0.5*gm_nom*vin_al;
          I(vref,cout_n)<+ -0.5*gm_nom*vin_al;
           end
     //  
     //dominate pole
     //
    I(vref,cout_n)<+ c1*ddt(V(vref,cout_n));
    I(vref,cout_p)<+ c1*ddt(V(vref,cout_p));
    I(vref,cout_n)<+ V(vref,cout_n)/r1;
    I(vref,cout_p)<+ V(vref,cout_p)/r1;
    //
    //output stage
    //
    I(vout_n,vref)<+ V(vref,cout_n)/r1;
    I(vout_n,vref)<+ V(vout_n,vref)/r1;
    I(vout_p,vref)<+ V(vref,cout_p)/r1;
    I(vout_p,vref)<+ V(vout_p,vref)/r1;
    //
    //soft output limiting
    //
    if(V(vout_p)>(V(vsupply_p)-vsoft))begin
     I(cout_p,vref)<+gm_nom*(V(vout_p,vsupply_p)+vsoft);
                 end
      else if(V(vout_p)<(V(vsupply_n)+vsoft))begin
         I(cout_p,vref)<+gm_nom*(V(vout_p,vsupply_n)-vsoft);
        end
    if(V(vout_n)>(V(vsupply_n)-vsoft))begin
     I(cout_n,vref)<+gm_nom*(V(vout_n,vsupply_p)+vsoft);
                 end
      else if(V(vout_n)<(V(vsupply_n)+vsoft))begin
         I(cout_n,vref)<+gm_nom*(V(vout_n,vsupply_n)-vsoft);
        end
end
endmodule

david_reg

cout_p,n 是第一级输出;
I(cout_n,vref)<+ V(cout_n,vref)/100e6;
I(cout_p,vref)<+ V(cout_p,vref)/100e6;
这两句是指在cout_p,n到参考地vref之间加100Mohm的电阻

y_potato

david_reg 发表于 2019-5-7 13:51
cout_p,n 是第一级输出;
I(cout_n,vref)

呜呜呜，真的谢谢大哥我还有两个问题想请教大哥

1、为什么要在cout和参考地之间加一个100Mohm的电阻呢？
2、output stage的电流为什么等于V(cout)/rout + V(vout)/rout呢？想象不出来输出级是一个什么样的结构
我的理解是 I(vout)等于V(vout)/rout,再建立一个V(cout)与V(vout)的关系就可以了
    //
    //output stage
    //
    I(vout_n,vref)<+ V(vref,cout_n)/rout;
    I(vout_n,vref)<+ V(vout_n,vref)/rout;

david_reg

1. 第一级输出电阻是100M和r1的并联, 至于为什么要加这个100M我也不是很清楚;
I(cout_n,vref)<+ V(cout_n,vref)/100e6;
I(vout_n,vref)<+ V(vref,cout_n)/r1;

2.  I(vout_n,vref)<+ V(vref,cout_n)/rout;  ---- 这一句表示一个vccs, 跨导gm=1/rout
I(vout_n,vref)<+ V(vout_n,vref)/rout;  ------ 这是与跨导并联的电阻 rout;
这样第二级的电压增益就是 gm*rout=1.

y_potato

david_reg 发表于 2019-5-8 20:18
1. 第一级输出电阻是100M和r1的并联, 至于为什么要加这个100M我也不是很清楚;
I(cout_n,vref) ...

感谢大佬的回复！