hsim仿真时，如何调用verilogA写的程序？

星辰0000 · 发表于 2019-3-13 15:22:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我是用hsim进行fullchip仿真，调用netlist；我现在是用verilogA写了一个check语句，然后check netlist里面的信号，但是如何在.sp里面调用verilogA程序，然后又能识别出netlist里的信号，并检查呢？

星辰0000 · 发表于 2019-3-13 15:23:23

急急急

星辰0000 · 发表于 2019-3-13 15:29:36

急急急

david_reg · 发表于 2019-3-13 19:58:25

试试这个
Example 3 loads the module called va_amp from the amp_one.va file for the first simulation run. For the second run, HSPICE loads the va_amp module from the amp_two.va file.
Example 3
* simple .alter test
.hdl amp_one.va
v1 1 0 10
x1 1 0 va_amp
.tran 10n 100n
.alter alter1
.hdl amp_two.va
.end