在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wuyingpan06

systemverilog 和systemc,e语言比较,有哪些优缺点?questa与vcs有哪些优缺点?

[复制链接]
发表于 2011-4-16 14:02:21 | 显示全部楼层
4L很专业啊  学习了
发表于 2012-4-24 11:34:05 | 显示全部楼层
顶楼上!
发表于 2012-4-27 22:48:20 | 显示全部楼层
xie xie
发表于 2012-5-4 11:00:02 | 显示全部楼层
学习学习
发表于 2012-9-19 16:07:24 | 显示全部楼层
很有点道理啊
发表于 2012-9-19 21:51:48 | 显示全部楼层
DINGDING
发表于 2012-10-11 23:45:14 | 显示全部楼层




    systemverilog和systemc两种语言,哪种更具有好的前途呢?
发表于 2012-11-11 13:10:18 | 显示全部楼层
顶楼上,同问。正在学习SystemC
发表于 2013-8-5 16:01:18 | 显示全部楼层
vcs和ncsim相比,vcs 的报错机制简直烂到家
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 04:45 , Processed in 0.018826 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表