在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2425|回复: 0

5V电压的CPLD芯片 输出管脚怎么才到1.6V?帮忙啊!

[复制链接]
发表于 2007-10-28 17:12:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾:
     我用的ispM4A5 128/64 10YC的lattice的CPLD,我在VHDL语言内,将一个输入管脚直接连接到输出管脚,在应用中,我将这个输入直接拉高,但是我的这个输出管脚的电压才到1.6v。然后我修改VHDL语言,将这个输出管脚直接赋值为1,也还是只有1.6v,这是怎么回事呢?我将四个CLK引脚都接地了,是不是这个原因呢?求各位指教!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 03:29 , Processed in 0.013129 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表