在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2867|回复: 4

VHDL、Verilog、System verilog比较

[复制链接]
发表于 2007-10-18 00:11:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Introduction
As the number of enhancements to various
Hardware Description Languages (HDLs) has
increased over the past year, so too has the complexity
of determining which language is best for
a particular design. Many designers and organizations
are contemplating whether they should
switch from one HDL to another.

0697@52RD_VHDL、Verilog,System verilog比较.rar

57.81 KB, 下载次数: 18 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-12-29 16:13:30 | 显示全部楼层
了解一下了
发表于 2008-3-31 21:47:13 | 显示全部楼层


原帖由 kan850929 于 2007-10-18 00:11 发表
Introduction
As the number of enhancements to various
Hardware Description Languages (HDLs) has
increased over the past year, so too has the complexity
of determining which language is best for
a ...


谢谢啦
希望有参考价值~
发表于 2008-4-25 01:23:09 | 显示全部楼层
谢谢分享啊!!!
发表于 2008-4-25 09:40:48 | 显示全部楼层
是mentor的那个吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 19:57 , Processed in 0.017883 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表