在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2276|回复: 1

后仿真debug求教

[复制链接]
发表于 2007-9-21 21:33:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近做的一个东西在功能仿真的时候没有问题,但是生成网表做门级仿真时就出错了,说是有死循环,"iteration limit reached at time 1275ns",modelsim只报这个错误.

问题是单凭这个错误提示如何去追踪和查找错误的根源,各位高手有什么好的办法请传授小弟一点.

ps(网表文件由QuartusII6.0生成,功能仿真和门级仿真都是Modelsim6.1f)
发表于 2007-9-22 11:31:21 | 显示全部楼层
检查你的逻辑在综合后有没有出现组合逻辑环路,例如:两个非门首尾相连,如果器件有固有延时,一般后仿是不会出现这个问题的,不过还是检查一下为好,如果可能改变代码风格试试,综合工具得到的网表可能就不一样,还有,不知你后仿时添加sdo文件没有?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 05:30 , Processed in 0.013174 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表