uvm的phase问题

zqq624723237

1.uvm里面为什么定义这么多phase？能否在某个phase做其他phase的事（比如在main phase做reset的验证）？我的理解是为了实现更精细化的控制，也有利于其他方法学向UVM的移植。但是后一个问题我不是很清楚，刚刚开始学习UVM。
2.run phase 和 main phase的区别？
这个我是真的不太清楚，只知道run phase和另外12个小phase一起是并行的task，执行具体的test。为什么要区分这两个domain呢？

gaurson

那几个小phase主要是为了方便入手，根据名字你就知道该做什么，但UVM并不约束你只能在这个phase做这件事，当然可以在别的phase去做，只要你自己能保证执行顺序正确。第二个问题，我理解更多是为了可移植性和可继承性吧，别人也许用run，你用的12个，合并起来的时候就要考虑两者不能互相影响执行顺序了。

logic666

zuiqiangzhe

看《UVM实践》，有些疑问就可以解决了。

longbysquer

模块化和可移植性，你从phase的名字上看就可以明白，比如main, post_main, reset, post_reset等等。当然了，如果你的芯片的工作流程很简单，这些活你完全可以在一个phase里面做完