ADPLL设计求助

xiaoyisimonguo · 发表于 2017-10-16 10:45:30

回复 6# fhy420462303

Thank you for sharing

fhy420462303 · 发表于 2017-10-17 08:45:32

回复 8# Junhui_Xiang

可否请您详细的解释一下呢非常感谢您！！！

fhy420462303 · 发表于 2017-10-17 08:47:41

顶一下，烦请有知道的大牛帮忙回答一下！！！
就是ADPLL的DLF输出怎么使用到DCO？？
具体设计的话可以参考下面链接里面俞思辰博士的论文！
http://bbs.eetop.cn/viewthread.p ... p;extra=&page=1

fhy420462303 · 发表于 2017-10-19 09:51:37

顶一下，烦请有知道的大牛帮忙回答一下！！！
就是ADPLL的DLF输出怎么使用到DCO？？
具体设计的话可以参考下面链接里面俞思辰博士的论文！
http://bbs.eetop.cn/viewthread.p ... p;extra=&page=1

ryanbowen40 · 发表于 2018-10-7 07:56:14

学习一下

gxy_831010 · 发表于 2018-10-7 09:14:29

Thanks for sharing

xuriver2012 · 发表于 2019-6-25 08:32:30

数字滤波器到DCO的过程可以是直接数字控制cap array，或者通过DAC变成模拟信号再使用到VCO中。这两种方式都可以，评估的差别在于量化噪声对于最后的jitter的影响。

[求助] ADPLL设计求助