有人有LDMOS器件 跟ESD 资料吗

peterlin2010

LDMOS 器件在ESD 保护中的应用

射频LDMOS器件结构和ESD保护研究  西安電子

Ldmos可控硅结构的静电保护器件

基于高压工艺和MM模式下的ESD防护设计和的研究

大功率射频LDMOS器件设计优化与建模--《电子科技大学

一种适用于射频集成电路的抗击穿LDMOS设计


高压集成电路中LDMOS结构在ESD应力下的特性研究
樊航   
《电子科技大学》 2013年  
自然界中广泛存在的静电放电（ElectroStatic Discharge，ESD）现象是造成芯片失效的一个重要因素。目前集成电路广泛用于各种生活、生产电器中，因此，每年因静电放电造成集成电路的损坏而导致的经济损失非常严重。为了降低由此带来的损失，集成电路的ESD防护能力已是目前芯片设计时必须考虑的问题。近年来随着功率集成电路技术的蓬勃发展，功率集成电路的ESD防护能力也随之越来越得到重视。而以往对芯片ESD问题的研究主要集中于低压电路和器件，对高压集成电路的研究目前还很不成熟。LDMOS （Lateral Diffused MOS）器件由于具有易与CMOS工艺相兼容的特点而被广泛应用于功率集成电路中。研究LDMOS器件所面临的ESD问题对降低研发成本、提高功率集成电路可靠性具有重要意义。 本文基于0.35μm40V/20V/5V BCD（Bipolar/CMOS/DMOS）工艺，使用TCAD仿真分析、器件的TLP （Transmission Line Pulse）与HBM （Human Body Model）测试、失效分析等相结合的研究方法，对LDMOS在ESD大电流注入下的器件特性进行研究，由此提出了器件在宽度方向上的电流不均匀性模型。在此模型的基础上，提出了新的器件结构，并进行实验验证。