Layout中ESD，SAB层次覆盖住I/O的驱动级MOS是否降低其驱动强度？

king0798 · 发表于 2018-2-7 15:00:19

顶下楼主先，有没有高手知道答案的

powerboy711 · 发表于 2018-2-7 22:19:32

我想是因为，MOS管整体做了SAB,那么相当于S,D,G都串入了一个电阻。

lynker · 发表于 2019-11-29 12:29:17

N管漏级注入SAB，那么就相当于注入SAB的区域称变成了rnplus_sab，根据方阻可以计算出这一区域的阻值。栅注入SAB和P管源漏注入SAB同理。

刘先资 · 发表于 2022-3-5 11:21:12

宴雨淋淅发表于 2017-12-28 17:55
回复 9# chenqiao1122

SALICIDE这一层一般用在高值电阻与ESD器件上，即多晶硅块区域没有覆盖在上面，添加了SAB层的器件的区域电阻值就会抬高，可以看成是一个薄的高值注入层，为增大单位面积POLY电阻阻值和ESD的耐压等特性作出了贡献，但是如果加在了驱动管子的上面会对管子的VTH有影响，因为加大了BODY电阻，仿真响应时间也会延长。

Yury_Sun · 发表于 2024-10-24 14:39:02

宴雨淋淅发表于 2017-12-28 17:55
回复 9# chenqiao1122

很好的帖子，不知楼主现在想明白没？

[求助] Layout中ESD，SAB层次覆盖住I/O的驱动级MOS是否降低其驱动强度？

站长推荐 /2