EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog最后的丝丝细语（介绍定点数浮点数） ...

1 2 34 / 4 页

楼主: fanhaiqiu

[资料] Verilog最后的丝丝细语（介绍定点数浮点数）

[复制链接]

e1046895359

发表于 2017-2-24 10:24:55 | 显示全部楼层

谢谢分享

回复支持反对

e1046895359

发表于 2017-2-24 10:29:58 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

liaowen

发表于 2017-2-24 15:39:26 | 显示全部楼层

振的是个好人啊哈哈

回复支持反对

qingkou

发表于 2018-7-23 09:48:09 | 显示全部楼层

thanks~

EETOP创芯人才网职位发布入口

回复支持反对

火凤凰

发表于 2018-8-4 10:26:52 | 显示全部楼层

thanks~

EETOP创芯人才网简历投递入口

回复支持反对

nico0811

发表于 2018-8-23 21:28:09 | 显示全部楼层

good，3x

EETOP创芯人才网职位发布入口

回复支持反对

youzizhile

发表于 2018-10-11 22:49:01 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

abc_def_ghi

发表于 2020-2-1 15:36:09 | 显示全部楼层

thanks.

EETOP创芯人才网职位发布入口

回复支持反对

1 2 34 / 4 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-17 08:34 , Processed in 0.019794 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] Verilog最后的丝丝细语（介绍定点数浮点数）

站长推荐 /1