ISE综合时inout信号被优化掉

daneast · 发表于 2016-9-13 09:44:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 daneast 于 2016-9-13 15:58 编辑

最开始的版本综合通过，两个接口的data信号(inout)都没有被优化掉。后来增加一个.cdc这两个inout信号都被优化了，删除.cdc也没有改善，translate时仍然报err发现一直被优化。这两个data信号在内部做了assign操作，输出时接data_out，其他时刻拉高阻态，所以不应该算是没有用到，怎么会被优化了呢？

sonson2008 · 发表于 2016-9-13 14:03:42

你综合选项那里保持分层（KEEP hierarchy）选项选YES就不会了

daneast · 发表于 2016-9-13 15:58:36

回复 2# sonson2008

好像是因为在子模块中引入了inout信号，更改后ok

atomdust · 发表于 2016-9-22 17:41:55

子模块禁止使用inout，除非直连线到顶层。

账号		自动登录	找回密码
密码			注册

[解决] ISE综合时inout信号被优化掉

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1