设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Functional Verification: Semiconductor Reuse Standar ...
12
返回列表 发新帖
楼主: icnova

Functional Verification: Semiconductor Reuse Standard

[复制链接]
manner
发表于 2008-8-30 16:56:23 | 显示全部楼层
收下了，很好很有用的东东，谢谢作者了


原帖由 icnova 于 2007-6-4 07:20 发表

                               
登录/注册后可看大图

Functional Verification: Semiconductor Reuse Standard

回复 支持 反对

举报

edalover
发表于 2010-2-25 17:31:30 | 显示全部楼层
看看了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lfskywing
发表于 2010-2-25 21:15:24 | 显示全部楼层
看看哦
回复 支持 反对

举报

edalover
发表于 2010-3-11 14:15:59 | 显示全部楼层
study it
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gouleb1
发表于 2011-7-1 17:14:30 | 显示全部楼层
thanks for your information............
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 01:26 , Processed in 0.015945 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表