大家看看我的verilog 程序那里错了

yoyo1234

speed0<=4'b0000;
          speed1<=4'b0000;
          speed2<=4'b0000;
          speed3<=4'b0000;
          c1<=1'b0;
          c2<=1'b0;
          c3<=1'b0;

明显上面的信号多驱动了，你在多个process里面对它们赋值

yoyo1234

speed0<=4'b0000;
          speed1<=4'b0000;
          speed2<=4'b0000;
          speed3<=4'b0000;
          c1<=1'b0;
          c2<=1'b0;
          c3<=1'b0;

明显上面的信号多驱动了，你在多个process里面对它们赋值

goent

1、好像存在信号被多驱动
2、既然是计数器，我好像没看到时钟信号。

tezhong

这么长的代码一句注释都没有让别人怎么看啊。

rotings

不能在多个always模块中对同一个寄存器进行赋值，对几个speed寄存器的复位动作必须在各自的赋值模块中进行，也就是说每个模块都要设置自己的复位语句，对相应的寄存器进行复位。