请问这样的功能是怎么用VHDL实现的?

lljwq · 发表于 2007-5-9 11:39:53

您需要登录才可以下载或查看，没有账号？注册

x

在每个时钟上升沿对一个条件进行判断
为真一个输出口输出一个脉冲
非真另一个输出口输出一个脉冲

自已想了些办法总是实现不了...
请各位高手指点

lljwq · 发表于 2007-5-9 17:09:24

一个数A开始为0
然后每来个肪冲判断A的值
当A>=0时,out1输出一个脉冲,然后A减某数b
再来一脉冲,又判断A的值
这次如A<0,out2输出一个脉冲,然后A加某数c
如此反复

vfdff · 发表于 2007-6-19 01:20:34

if clk'event and clk='1' then
if s='1' then
a <= '1' after 10ns '0' after 20ns;
else
b <= '1' after 10ns '0' after 20ns;
end if;
end if;

cx2005 · 发表于 2007-7-1 16:49:32

楼上的是仿真实现，综合后肯定不能够实现的

不妨这样试试，由条件判断后输出一个信号a，作为一个 latch的使能，而latch的输入是一个和clk相差180度的时钟，
对a取反后得/a，作为一个 latch的使能，而这个latch的输入也是一个和clk相差180度的时钟

我要做差不多这么个东西...