设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › CPLD与DSP管脚连接问题



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

发新帖

查看: 1196|回复: 0

[求助] CPLD与DSP管脚连接问题

发表于 2015-1-27 11:44:34 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如图CPLD的管脚TEA6，TEA7，TEA8，TEA9是与DSP的地址线连接的，如果用Quartus编程
OUT0<=TEA6,OUT1<=TEA7,OUT2<=TEA8,OUT3<=TEA9,
那是不是OUT0，OUT1，OUT2，OUT3管脚就相当于DSP的地址管脚了？

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-28 18:45 , Processed in 0.014226 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表