在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 大江南北

[求助] 急!怎样过滤掉电容的propoty

[复制链接]
发表于 2015-1-7 09:28:25 | 显示全部楼层
你可以在設置VARIABLE trace_XXX KKK,trace_XXX為對應需要忽略的內容,如:L,W,Area等。KKK為忽略?%。不過不建議這種做法,最好還是follow 設計,不然跑后仿會有誤差。
发表于 2015-1-9 17:34:14 | 显示全部楼层
看情况,不论seedlayer 和 auxlayer是tf的定义层 还是runset中间运算出来的层次
你说的倒角在layout的时候,只影响到了seedlayer的面积。
从你PO出来的图看起来,auxlayer貌似是个9um X 0.1um的矩形,L的取值是通过这层来算出来的
你的倒角只改变了seedlayer的面积,所以W的值就变成了这个样子
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 19:18 , Processed in 0.013987 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表