Verilog代码自动生成

chinahhucai · 发表于 2014-12-16 20:57:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问各位大牛，在一些IC设计公司，在进行IC设计过程中，使用自己的设计语言规范对硬件进行设计，然后采用自己开发的工具，将所编写的语言转换为verilog 代码呢？多谢多谢

bird2 · 发表于 2014-12-16 22:58:57

回复 1# chinahhucai

楼主的汉语语法有待提高

chinahhucai · 发表于 2014-12-17 08:11:04

是这样的，有没有这样一种情况，在IC设计过程中，公司自己开发了一种描述硬件的语言，同时也开发了该硬件描述语言的解析软件，在公司内部进行硬件设计时，均采用公司内部的硬件描述语言来进行设计，然后采用内部的解析软件，将其转换为verilog 代码。最近看到一些代码，在头文件中提示“该文件由XX工具产生”，所以有些疑惑。