设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx芯片时序约束与时序分析资料分享
123
返回列表 发新帖
楼主: yb340617158

[资料] Xilinx芯片时序约束与时序分析资料分享

[复制链接]
luckylkun
发表于 2015-3-6 09:37:27 | 显示全部楼层
kk看看
回复 支持 反对

举报

epaura
发表于 2015-4-7 18:35:08 | 显示全部楼层
非常不错
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

stary15
发表于 2015-4-7 22:49:18 | 显示全部楼层
收了，慢慢看
回复 支持 反对

举报

fairybg
发表于 2015-4-13 21:50:32 | 显示全部楼层
谢谢提供，是不是vivado只支持7系的FPGA
回复 支持 反对

举报

daleihappy
发表于 2015-5-17 17:55:39 | 显示全部楼层
真高兴有这么多好资料可看
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

wangdingeva
发表于 2020-7-31 10:02:35 | 显示全部楼层
感谢哈
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 13:50 , Processed in 0.033929 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表