设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请问Virtex-6的clock gating怎么实现？
返回列表 发新帖
查看: 1908|回复: 1

[求助] 请问Virtex-6的clock gating怎么实现？

[复制链接]
ttxs2009
发表于 2014-7-25 12:39:38 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
小弟正在做关于多处理节点的project。
根据系统输入的数据不同，节点的利用率也不同，有些情况下会有很多节点根本用不上。
所以我想如果能用Clock gating的方法，实时地让空闲节点省电，实验结果将会非常的好。
小弟用的是ML506的开发板，请问这种Clock gating应该怎么来做？
开发

相关帖子
回复

举报

orlye
发表于 2014-7-25 13:03:48 | 显示全部楼层
好像用BUFGCE可以做
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-24 18:10 , Processed in 0.014772 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表