做LVS时LVS OPTION里面gate选项的问题

墨离 · 发表于 2022-12-12 17:07:34

hhx8065 发表于 2022-12-12 17:05
所以在画数字版图的时候需要turn off?那模拟版图呢

都需要关掉啊，只有关掉跑出来的，才是正确的

hhx8065 · 发表于 2022-12-13 09:28:47

墨离发表于 2022-12-12 17:07
都需要关掉啊，只有关掉跑出来的，才是正确的

嗷嗷。知道了

TommyShelby · 发表于 2022-12-13 15:22:53

fireworks_ 发表于 2022-12-9 09:26
我是选了turn off能过，选那个all就过不了，all会显示版图里的线连了，电路图没有，电路图有的版图没有。 ...

这有点离谱了，turn off是最精准的

fireworks_ · 发表于 2022-12-28 11:29:03

TommyShelby 发表于 2022-12-13 15:22
这有点离谱了，turn off是最精准的

我已经解决啦是电路图的原因，可能是两条线的名字太相似了，把线的lable去掉就好了

lxm001 · 发表于 2023-7-31 11:16:02

我也遇到了，直接把围起来的ring 切个口子就没有报错了

靓女 · 发表于 2023-7-31 14:01:51

当你选择recognize all gates时，工具会自动去帮你识别逻辑门的gate，这时候就会出现有些逻辑门的输入ab会被识别反了。所以我们在lvs验证的时候是把自动识别给关闭的

wingofray · 发表于 2025-1-6 14:00:42

lvs option supply里把电源地名字填对了就行了

ncash0933 · 发表于 2025-1-6 15:21:43

谢谢

[求助] 做LVS时LVS OPTION里面gate选项的问题