uvm testbench

jnale

最近在学习UVM验证， 试着给一个接口做一个UVM的testbench，包含了很多文件，各种class，基本的case可以跑通。但是后面想把callback机制加进去的时候，又加了一个文件(my_callback.sv)，里面有自己定义的callback的task。问题出来了，我之前在跑仿真的时候是使用include“xxx.sv"方式把各个文件组合到一起构建testbench，现在新加的文件无论include到哪个文件都会要么提示component未定义，要么提示重复定义（文件之间互相include）。
想问问各位在写UVM testbench 的时候，各个文件是怎么组织的。我试着用file list的方式，在仿真命令里加( -f flist.f ) 也是会有同样的问题，似乎和各个文件的书写顺序有关。。。

PS： 使用synopsys 的DVE查看仿真波形，，仿真目录下面有生成的vpdplus.vpd 和inter.vpd 文件，，DVE 就是查看不了，，求解惑。。

A1985

文件顺序，做些def undef。。。

jnale

回复 2# A1985


    谢谢你的回复，问题已经解决了，在新class 定义之前把内部要用到的类用typedef 声明一下就好了，，你说的方法我再试下。。

gs2198

能从日志中找出错误信息吗？