在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3854|回复: 6

[求助] smic工艺中LVN 和 LVP 是指什么?

[复制链接]
发表于 2013-10-26 17:21:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好!
有人知道smic 工艺中 LVN和LVP层分别指什么吗?
谢谢!
发表于 2013-10-28 11:28:50 | 显示全部楼层
是不是low voltage layer for P/N?
发表于 2013-10-29 08:50:54 | 显示全部楼层
应该是定义低阈值电压管子的层次吧
发表于 2013-10-29 13:04:14 | 显示全部楼层
楼上正解
发表于 2021-3-3 17:40:43 | 显示全部楼层
LVN/P is a drawn layer to define low Vt N/PMOS devices.
发表于 2021-3-5 09:45:59 | 显示全部楼层
定义低阈值电压管子的层次
发表于 2021-3-5 15:10:37 | 显示全部楼层
不看design rule 嘛哈哈哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 02:28 , Processed in 0.022001 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表