在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: zhengjq01

[讨论] 关于比较器迟滞的调节问题

[复制链接]
发表于 2013-8-20 16:11:11 | 显示全部楼层
哦,受教了,谢谢。有时间我看下这个电路的迟滞。
发表于 2013-8-23 04:14:37 | 显示全部楼层
本帖最后由 ygchen2 于 2013-8-23 04:15 编辑

变NOR输出端控制的那路管子尺寸不管用吗?
发表于 2018-3-29 22:12:24 | 显示全部楼层
迟滞就是输出结果会影响输入级系统失调
发表于 2018-4-3 15:17:10 | 显示全部楼层
里面存在上拉和下拉环路,原理是根据输出的状态来改变上拉与下拉的强度,从而实现不同的输出状态对应不同的阈值。

当OUTA为1时,减小OUTA点的下拉强度,增大M422_D的上拉强度,这样,当OUTA想要从1变为0时,就较为困难。
当OUTA为0时,增大OUTA点的下拉强度,减小M422_D的上拉强度,这样,当OUTA想要从0变为1时,就较为困难。

所以,如果想要调整迟滞窗口的大小,就要调整相关管子(N406/N403/P470/P472)的尺寸。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-8 23:57 , Processed in 0.014750 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表