verilong vs vhdl

hermit2008 · 发表于 2007-2-6 18:20:02

您需要登录才可以下载或查看，没有账号？注册

x

请问，对于初学者，是应该学哪种语言好？verilong hdl or vhdl?

liyun022 · 发表于 2007-2-7 17:39:00

当然是Verilog了！

volcanozhd · 发表于 2007-2-7 20:32:50

公司里边用verilog的多

wued · 发表于 2007-2-8 09:06:31

可以看一下writing testbenches这本书

hermit2008 · 发表于 2007-2-10 16:24:44

多谢大侠们的指点！3Q

lyman98 · 发表于 2007-2-11 23:25:32

VERILOG 比较流行，VHDL比较严谨

risccpu · 发表于 2007-2-12 15:33:40

美国公司用verilog的多，欧洲公司用VHDL的多。另外，verilog与c有很多相似之处，易于上手。

fhzsn420982 · 发表于 2007-2-13 15:27:04

总是问这种问题，用好一种语言就好了。

freehardman · 发表于 2007-2-16 11:10:18

没有必要在这两种语言的选择付出过多的精力。会了一种，另外一种也就不难了。
关键是基础知识扎实。

回复 #1 hermit2008 的帖子