请教一个SIP带来的时序问题

arthur_wang_orz · 发表于 2013-7-5 11:19:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 arthur_wang_orz 于 2013-7-5 11:26 编辑

新建 BMP 图像.JPG

如图，某种封装中，数据端口的Data数据路径要比穿过两颗芯片的输出CLK路径短很多，如图所示，
逻辑上，TX 的第一个CLOCK沿变成了采样沿，（数据端口传输的是连续的数据信息）
我的疑惑和想法是
1 如果保证先开clock，后开数据流，虽然TX是用同一个沿采样，但应该没有逻辑问题。
2 如图是BC和WC的情况，因为时钟路径比Data长很多，我还需要额外考虑哪些因素来使得时序更加保险？

arthur_wang_orz · 发表于 2013-7-5 11:27:36

回复 1# arthur_wang_orz

第一图TX RX标反了，编辑没删成功，请看第二幅图

教父 · 发表于 2013-7-5 16:18:02

那你就只有在芯片外部也就是PCB上做人为的延时了，数据线比时钟线长一点，但是要控制好长度

arthur_wang_orz · 发表于 2013-7-5 16:51:12

这个是在SIP内部，时序已经固定，没得补救做，但是感觉逻辑上没什么问题，
不知道大家怎么看

wildfire · 发表于 2014-2-24 15:35:37

我对这个问题的答案很感兴趣。

[求助] 请教一个SIP带来的时序问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2