DC插scan的时候的几个问题

Gary.wang · 发表于 2013-1-31 11:03:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

对于ram或者rom，DC会报ram和rom是blackbox,Q端violation，需要怎么处理？
对于latch也会报错误，需要怎么处理？

谢谢~~

deodar_li · 发表于 2013-1-31 11:15:32

通常你可以用bypass logic去旁路这些输入和输出pin去达到可测可控；如果有Tmax的Memory模型，也可以直接控制Memory；另外还有些memory本身带有扫描输入输出，可以对它直接串链，
Latch是发生在时钟路径还是数据路径。如果是时钟，用ICG Cell；如果是数据，你可以把EN 接到ScanMode上，用了Latch去锁存数据你的测试覆盖率会很低。
希望对你有所帮忙

Gary.wang · 发表于 2013-1-31 14:04:28

回复 2# deodar_li

谢谢你的回答！

怎么bypass logic？

我的clock gate module是我自己用latch搭建的，因为lib里面没有直接的ckock gating cell，

我该怎么处理？

Gary.wang · 发表于 2013-1-31 14:04:33

回复 2# deodar_li

谢谢你的回答！

怎么bypass logic？

我的clock gate module是我自己用latch搭建的，因为lib里面没有直接的ckock gating cell，

我该怎么处理？

[求助] DC插scan的时候的几个问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2