虚拟时钟怎么处理

995331220 · 发表于 2013-12-25 16:45:31

好像是output上clock 没propagated延迟所以会有output上setup的问题用virtual clock 可以解决这问题。

995331220 · 发表于 2013-12-25 16:46:59

回复 2# 陈涛

不用虚拟时钟，把时钟在output port 上的delay 设成负值来满足output port 上的setup 可以么？

chipcellw · 发表于 2013-12-26 16:50:50

回复 11# 995331220

您好！我用virtual clock 约束了i/o delay，在encounter中CTS后，优化hold的时候，发现报reg2out的violation，路径就是一个寄存器到输出端口，请问我在encounter中该怎么处理virtual clock ？我用了上面说的set_clock _latency -max 1 [get_clocks VCLK] 也没有用。

995331220 · 发表于 2013-12-26 18:41:22

回复 13# chipcellw

把出violation port上的时钟，output delay设成付的

[求助] 虚拟时钟怎么处理

站长推荐 /2