第一次发帖，之前浏览帖子对我帮助甚大，今次实在智商无能，求大神们解救。

paradox413

我是在读研究生一枚，这学期修了超大规模集成电路设计的课程，有个两周的project题目都不太明白啊。求解救。
题目如下
为寄存器设计一个解码器
解码器规格：
1. 32 word register file ------是32字位的寄存器吗？
2. 每个字位是64 bits 宽
3. each bit presents load of 3 units-sized transistor--------这个实在有点捉急，是说每位都需要三个单位大小的晶体管吗？
4. true and complementary address inputs are available.----------是不是跟计算机有关系的，这是什么输入啊？
5. each input may drive 10 units-sized transistor.------------每个输入可能驱动十个单位大小的晶体管？

设计出电路用schematic画出来仿真，并且用软件画出layout， 提取hspice仿真，跟预计的延迟作比较。
一点思路都没有，求指导啊。



小弟给跪了。

paradox413

别沉啊

hibasten

友情顶

legend03u8z

我也不是很懂，解码器？和寄存器有啥关系
3. 位线负载电容相当于3个unit transistors
4. 信号A和!A都会提供给你
5. 也是说驱动负载的能力，这个意思可能是说你输入的transistor的尺寸不应大于10个unit transistors吧
没有这个题目完整的描述，我不知道你要做什么，是设计一个组合逻辑的解码器还是说设计寄存器堆

djbobo

回复 1# paradox413


    1. 32 word register file ------是32字位的寄存器吗？

32个word的寄存器页面文件，也就是说这个寄存器块可以存32个word －－－ 一个word应该是32bit。

djbobo

回复 1# paradox413


    each bit presents load of 3 units-sized transistor-

这个就是说fan-out 3.

djbobo

回复 1# paradox413


    4.true and complementary address inputs are available.

这个是说输入信号是 A , 和 A／A_bar，A_bar就是A的complementary signal

djbobo

回复 1# paradox413


    5. each input may drive 10 units-sized transistor.------------每个输入可能驱动十个单位大小的晶体管？
是说设计的输入信号的最小驱动能力是fan－out10