GeSi工艺版图问题

fuyou_never · 发表于 2012-8-26 10:16:55

您需要登录才可以下载或查看，没有账号？注册

x

这是我在做LVS的时候显示的错误，LVS根本跑不起来，在整体版图不加PAD的时候没有任何问题，一旦加上pad(bandpad) 就显示这个错误。。。有遇到过的吗？？是不是我应该在版图或者电路图中加".SUBCKT"的Label啊

dinggo · 发表于 2012-8-26 15:08:09

你们的设计师真牛气啊，居然整了个子电路给bondpad,这样过了lvs就更牛气了

fuyou_never · 发表于 2012-8-26 15:55:04

回复 2# dinggo

... 我要怎么改啊没有什么子电路啊就一个电路，pad是直接库里面调用的！

dinggo · 发表于 2012-8-26 16:31:31

不可能，你看你的网表，绝对是调用了一个叫bondpad的子电路

fuyou_never · 发表于 2012-8-26 16:33:38

回复 4# dinggo

好的我先看看我真的是直接在库里面选的PAD加到电路上没有做任何的改动。。。

dinggo · 发表于 2012-8-26 16:43:37

我大概看明白了，你们的设计师为了仿真bonding对接收器的影响（看你用的工艺，你们做的是射频，好有钱），给bongding建了仿真模型，这个模型的名称呢就叫bongpad,做lvs的时候，在版图中这个是不存在的，你需要把这个用于仿真的东东去了。

fuyou_never · 发表于 2012-8-26 17:40:11

回复 6# dinggo

我在看看谢啦！！

[求助] GeSi工艺版图问题