|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 oscillator_cn1 于 2012-8-6 13:44 编辑
各位:
持续UVM_RGM无止境的折腾。。。
在test的run_phase中,我这样写:
- phase.raise_phase(this);
- begin
- uvm_cmdline_processor opts=uvm_cmdline_processor::get_ints();
- uvm_reg_sequence seq;
- string seq_name;
- void'(opts.get_arg_value("+UVM_REG_SEQ=",seq_name));
- if(!$cast(seq,factory.create_object_by_name(seq_name,get_full_name(),"seq")) || seq== null)
- `uvm_fatal("BADSEQ",{"Sequence ",seq_name," is not a know sequence"})
- seq.regmodel=reg_tb0.regmodel;
- seq.start(null);
- end
- phase.drop_objection(this);
复制代码 然后用irun跑的时候,出现Error:
seq.regmodel=reg0_tb.regmodel;
|
ncelab: *F CUVUNF (./reg_test_lib.sv.38|23):Hierarchical name component lookup failed at 'regmodel'.
可是我在sequence里面明明已经定义了regmodel了呀,也确认了两者没有拼写错误。所以,我想问问,是否是在test中没有正确从命令行中获得正确的sequence名称?如果是的话,该怎么修改呢? |
|