在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: forlsy

[讨论] always实现组合逻辑.常用吗?

[复制链接]
发表于 2012-9-11 14:40:50 | 显示全部楼层
我也觉得用always可读性更强,相对来说更好写
发表于 2012-9-14 14:15:52 | 显示全部楼层
楼上说的都有道理,个人感觉主要因为always可读性好,assign写很长没法读
发表于 2012-9-15 19:14:47 | 显示全部楼层
這應該是每個人coding style的不同,,,
always(*)是  Verilog 2001的語法...
发表于 2013-1-11 09:58:33 | 显示全部楼层
10楼正解
发表于 2017-5-2 15:08:12 | 显示全部楼层
有道理
发表于 2017-5-3 12:36:36 | 显示全部楼层
always组合逻辑还是挺多的,我们公司一般使用always写组合逻辑
发表于 2017-5-10 11:05:07 | 显示全部楼层
回复 1# forlsy


   always 写组合电路,代码风格便于阅读,公司存档
发表于 2024-8-5 13:44:02 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 03:57 , Processed in 0.018442 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表