在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: fishinger1999

[原创] 用spectreverilog进行混仿是出现的问题,急急急……

[复制链接]
发表于 2020-10-26 16:51:45 | 显示全部楼层
请问路径问题是怎么解决的,有大佬能回答一下吗?
发表于 2020-11-12 21:32:31 | 显示全部楼层


请问装上IUS之后怎么设置路径
发表于 2020-11-16 09:19:54 | 显示全部楼层
如题,混仿时出现以上问题,终于花了几天几天时间给解决掉了
cadence IC是做模拟仿真,IUS做数字仿真,因此需要安装IUS,安装完成之后设置环境,
路径会自动加载。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 15:16 , Processed in 0.014516 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表