在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2717|回复: 2

[求助] set_input_delay clock $clock_name ?? 除clock所有inputs怎么写

[复制链接]
发表于 2012-3-29 11:23:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
set_input_delay 3 -clock  $clock_name ??
对所有除clock所有inputs添加延迟,??部分该怎么写啊
见有资料上说可以
set allin_except_CLK [remove_from_collection [all_inputs] [get_ports $clock_name] ]
  set_input_delay $I_DELAY -clock $clock_name $allin_except_CLK
但每次这么写,DC都会报错,说current design nodefined
发表于 2012-3-29 18:08:33 | 显示全部楼层
current design 都没有设置, 你db load进来了吗 ?
 楼主| 发表于 2012-3-30 00:18:43 | 显示全部楼层
设置了啊,只要把这条指令去掉,DC就不会报错,可一旦加上就不行。我只是想实现所有input相对于时钟的延迟。刚接触综合的内容
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-27 02:00 , Processed in 0.027266 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表