verilog 除法

tangate · 发表于 2012-3-25 22:34:30

您需要登录才可以下载或查看，没有账号？注册

×

请问大侠们verilog 除法怎么实现，就譬如b = a / 64,该怎么实现呢？

bluray2005 · 发表于 2012-3-25 22:53:46

如果是64，移位就可以了。。。

qingxuan1 · 发表于 2012-3-26 10:50:50

移位吧，可以设置层次电路，来保证速度频率之类的

SKILLER · 发表于 2012-3-26 11:32:31

2的n次方都可以进行移位，其他的可以利用循环相减法！
恩，应该是的！

hnulht789 · 发表于 2012-3-26 12:46:57

一般都会用减法，比较，最后求商和余，不知最优化的是什么办法？

higoogle · 发表于 2012-4-4 11:22:55

本帖最后由 higoogle 于 2012-4-4 11:29 编辑

codec 算法
二分、穷举

chen.terry · 发表于 2012-4-4 12:54:03

回复 6# higoogle
同意

shibinyou · 发表于 2012-4-12 08:50:03

涨见识了

bob_haohao · 发表于 2012-4-12 10:25:09

长见识了

池承利 · 发表于 2012-4-12 10:52:23

小弟冒昧的问一句，那如果除以一个未知数，例如 c = a /b,那要怎么办啊！

账号		自动登录	找回密码
密码			注册

[求助] verilog 除法