设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求解关于vlsi数电除法器的设计

返回列表发新帖

查看: 1824|回复: 0

[求助] 求解关于vlsi数电除法器的设计

发表于 2012-3-24 02:46:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

比如我要用任意一个二进制数除以100的二进制，用cadence怎么搭建电路图？找了好多资料，硬是不能理解他的处理过程。在外国网站上找到一个能理解的，却看不懂电路图，http://www.asic-world.com/digital/arithmetic4.html
有牛人解答么？坐等。。。

VLSI, 电路图, 二进制, 设计, 资料

相关帖子

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /2

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-21 09:49 , Processed in 0.016757 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表